L1 vs L2 Cache
Cacheminne är ett speciellt minne som används av en dators CPU (Central Processing Unit) i syfte att minska den genomsnittliga tid som krävs för att komma åt minnet. Cacheminne är ett relativt mindre och även snabbare minne, som lagrar de mest åtkomliga data i huvudminnet. När det finns en begäran om minnesläsning kontrolleras cacheminnet för att se om denna data finns i cacheminnet. Om dessa data finns i cacheminnet finns det inget behov av att komma åt huvudminnet (vilket tar längre tid att komma åt), vilket gör den genomsnittliga minnesåtkomsttiden kortare. Vanligtvis finns det separata cachar för data och instruktioner. Datacache ställs vanligtvis upp i en hierarki av cachenivåer (kallas ibland flernivåcacher). L1 (Nivå 1) och L2 (Nivå 2) är de översta cacharna i denna hierarki av cacher. L1 är den cache som ligger närmast huvudminnet och är den cache som kontrolleras först. L2-cachen är nästa i raden och är den näst närmast huvudminnet. L1 och L2 varierar i åtkomsthastigheter, plats, storlek och kostnad.
L1 Cache
L1 cache (även känd som primär cache eller nivå 1 cache) är den översta cachen i hierarkin av cachenivåer för en CPU. Det är den snabbaste cachen i hierarkin. Den har en mindre storlek och en mindre fördröjning (noll vänteläge) eftersom den vanligtvis är inbyggd i chippet. SRAM (Static Random Access Memory) används för implementeringen av L1.
L2 Cache
L2 cache (även känd som sekundär cache eller nivå 2 cache) är cachen som finns bredvid L1 i cachehierarkin. L2 nås vanligtvis endast om den information som letas efter inte finns i L1. L2 används vanligtvis för att överbrygga gapet mellan processorns och minnets prestanda. L2 implementeras vanligtvis med ett DRAM (Dynamic Random Access Memory). Oftast löds L2 fast på moderkortet väldigt nära chippet (men inte på själva chippet), men vissa processorer som Pentium Pro avvek från denna standard.
Vad är skillnaden mellan L1 och L2 Cache?
Även om både L1 och L2 är cache-minnen har de sina viktigaste skillnader. L1 och L2 är den första och andra cachen i hierarkin av cachenivåer. L1 har mindre minneskapacitet än L2. Dessutom kan L1 nås snabbare än L2. L2 nås endast om den begärda informationen inte finns i L1. L1 är vanligtvis inbyggd i chippet, medan L2 är lödd på moderkortet mycket nära chippet. Därför har L1 en mycket liten fördröjning jämfört med L2. Eftersom L1 är implementerat med SRAM och L2 är implementerat med DRAM, behöver L1 inte uppdateras, medan L2 behöver uppdateras. Om cacharna är strikt inkluderande, kan all data i L1 också hittas i L2. Men om cacharna är exklusiva kommer samma data inte att vara tillgänglig i både L1 och L2.
